作品名稱：

從金融特徵到 FPGA：可替換神經網路模型之確定性推論核心設計與驗證

參賽組別：AMD Track（不定題組） 隊伍代號：OMGG

一、摘要

本作品提出一套從金融市場特徵到 FPGA 推論核心的 Feature-to-FPGA 流程，目標是將延遲敏感金融決策中的神經網路訊號模型，轉換為具固定延遲、可達時序且資源可控的 FPGA 推論 IP。初賽階段以 2026 年發表之 PHC〔Chiang, arXiv:2604.01295〕簡化轉譯而成的 PHC-lite 作為第一版驗證載體，完成從市場特徵、模型訓練、定點化、手動 HLS 到 Vivado P&R 的全鏈路驗證。

在高頻交易（HFT）等延遲敏感金融決策系統中，機器學習推論若部署於一般 CPU，可能受作業系統排程與多執行緒調度影響，造成尾端延遲不穩定。因此，本作品關注的重點並非僅是平均推論速度，而是可預測、可預算的最差情況延遲。

本作品已完成 csim、cosim 至 Vivado P&R 之全鏈路硬體驗證：100 MHz 下 WNS = +0.020 ns（22,941 個端點全數通過），post-route 資源 LUT 14.20% / FF 7.72% / DSP48E1 21.36% / BRAM_18K 2.14%，皆遠低於平台預算。與 CPU 基準比較，FPGA 固定延遲 83.16 µs、抖動恆為 0；CPU 平均 77.45 µs、p99 達 361.1 µs，且約 15.12% 的推論呼叫延遲超過 FPGA 之固定值（測試環境詳見第四節）。本作品目前的優勢在於「確定性」，雖 CPU 平均速度暫時仍略快，但延遲穩定度與最差情況表現由 FPGA 勝出，後續將以線性層 pipeline 化降低單步延遲。

決賽階段規劃延續現有驗證成果，推進兩項工作：（1）線性層 pipeline 化以縮短單步延遲；（2）以 standalone 方式在 PYNQ-Z2 上完成核心本身之矽片實測驗證。長期目標是取得實際行情 replay 資料，驗證此延遲優勢能否轉化為可量化之交易績效（PnL）增益。

二、動機及相關技術

2.1 設計動機：資源受限平台上的硬體驗證

FPGA 於金融交易硬體加速已有公開文獻佐證低延遲優勢，例如訂單簿查詢、行情解碼與交易路徑加速等工作。然而，既有 FPGA 金融加速多聚焦於訂單簿維護、封包解析與規則型邏輯等前饋運算；少數近期工作如 FINN-GL 則嘗試將量化 ConvLSTM 部署於 FPGA 進行 LOB mid-price 預測。

本作品的差異在於：以資源較受限的 Zynq-7020 為目標平台，採手動 HLS 實作含 LayerNorm、門控與狀態相依增益之客製化遞迴推論核心，驗證其能否在入門級 FPGA 上完成完整硬體驗證。

2.2 技術創新：以仿生遞迴框架 PHC 為起點的模型簡化設計

PHCSSM 論文提出結合脈衝神經元、突觸動態與分層連接體的時空遞迴框架，具備較高生物擬真度；然而其原始設計包含多項不利於即時 FPGA 推論的機制，例如脈衝狀態機、多區域拓樸、多輪收斂迴圈與離線批次訓練假設。若直接照搬，資源與延遲皆難以符合 Zynq-7020 的限制。

本作品的技術創新在於：保留 PHCSSM 的核心精神（門控決定資訊流量、衰減模擬記憶持久度、狀態相依增益決定聽不聽其他訊息），重新設計成單步、純定點數、可被 Vitis HLS 合成的精簡版本「PHC-lite」。所有移除項目皆有明確工程理由支撐（詳見 3.1.1 對照表），並非單純為求合成可行性的無差別簡化。

我們目前已完成 PHC-lite 作為第一版驗證載體之全鏈路驗證。本文所稱「可替換」並非宣稱所有模型可無成本遷移，而是指系統保留固定 input / state / output 介面，以及一致的定點化、HLS、csim / cosim / P&R 驗證流程；未來替換 feature set 或 model cell 後，仍須重新量測資源、延遲與訊號品質。

2.3 技術選型比較：為何放棄 hls4ml，改採手動 HLS

標準自動化工具 hls4ml（參考文獻 1、2）在處理含 LayerNorm 與跨時間步遞迴依賴的架構時三次嘗試均未能進入 Vivado 合成階段（具體失敗模式詳見四節可行性分析），顯示此類架構目前超出工具邊界，非單純設定錯誤。

FINN-GL 等自動化工具鏈工作顯示，量化遞迴模型部署於 FPGA 具可行性；但其模型規模、工具鏈與目標晶片皆與本作品不同，本文不將其作為直接效能對照，而僅作為「FPGA recurrent inference」之相關工作。本作品強調的是在小型客製化模型與 Zynq-7020 資源限制下，以手動 HLS 取得節點級資源控制與可驗證延遲。

三、作品設計概念

3.1 模型運算流程

本作品的設計概念不是將單一模型硬體化而已，而是建立一條可重複驗證的 Feature-to-FPGA 流程：歷史行情資料先轉換為因果市場特徵，接著輸入可替換之神經網路模型進行訓練，再將模型參數定點化並手動實作為 HLS 推論核心，最後透過 csim、cosim、csynth 與 Vivado P&R 驗證其數值正確性、資源可行性與時序可行性。目前版本以 PHC-lite 作為此流程的第一版驗證模型。

為了保留決賽階段調整 feature set 與模型架構的彈性，本作品將系統拆分為可替換模組與固定驗證流程如下：


模組	初賽版本	決賽可調整項	固定驗證標準
Feature	16 維市場微觀結構特徵	feature set、label horizon、normalization	僅使用決策時間點前可觀測資訊，要 causal

Model	PHC-lite recurrent cell	可替換為其他小型 recurrent / neural model cell	維持 input / state / output 介面
Quantization	ap_fixed<24,12> 輸入與權重，搭配較寬累加器	位寬 sweep 與查表點數調整	與 floating-point referenc 之誤差可控
HLS Core	手動 Vitis HLS 實作	pipeline 化、retiming、局部展開	csim / cosim / P&R 通過
Evaluation	latency、resource、timing、PnL、定點等效性	補上板驗證與部署定點模型回測	timing met、資源不超限、訊號品質無明顯劣化

因此，本作品的硬體介面可抽象為：「當前特徵 x_t 與前一步狀態 h_{t-1} 輸入核心，輸出當前訊號分數 y_t 與下一步狀態 h_t」。只要後續模型維持此單步推論介面，即可沿用相同的定點化、HLS 實作與驗證流程重新評估。

目前作為驗證載體的 PHC-lite 為單一時間步（single-timestep）推論核心，屬於單一遞迴運算單元（cell），運作於 16 維隱藏狀態向量上。輸入為當前市場特徵向量與前一步隱藏狀態，輸出為訊號分數與更新後隱藏狀態。模型每接收一筆市場特徵（包含 16 維市場微觀結構特徵如委託簿不平衡、近期成交動能、價量比等類別），會依序做九件事，把「現在看到的資訊」與「過去累積的記憶」融合成一個信號分數。

如此，一個 PHC 系統包含共 7 個線性層、2 個 LayerNorm、3 種非線性活化（Sigmoid / Tanh / SiLU）。所有非線性運算皆以 65 點預先計算之定點查表（線性插值）實現，避免任何浮點硬體核心進入合成結果。STEP4 的 state_temporal 與 STEP9 的 state_next 構成跨時間步遞迴回授路徑：第 t+1 步必須等待第 t 步算出 state_next 才能開始，這是模型架構本身的數學性質。詳細作法如下圖所示：



圖一：PHC-lite 九步運算流程

此外，本作品實際採用之市場微觀結構特徵節錄六項具代表性者（完整 16 維特徵詳見訓練資料管線文件）：spread_ticks（買賣價差，單位：tick）、queue_imbalance（一檔委託量不平衡，範圍[-1,1]）、deep_imbalance（多檔委託量不平衡）、event_rate_past_50（過去 50 筆事件之事件密度）、volatility_past_50（過去 50 筆事件之報酬波動度）、top_depth（最佳一檔委託量）。所有特徵均嚴格限定於決策時間點之前的可觀測資訊，已通過 Phase 01 / 02 因果稽核（causality audit）排除未來資訊洩漏。

模型以 Huber loss（delta=1.0）訓練，目標為扣除手續費後之 H20 markout 超額損益（經訓練集標準差正規化，無平移）。最終部署 checkpoint 為 best_epoch=171，並已確認訓練/驗證差異主要來自資料切分難度差異，而非明顯過擬合。

3.1.1 與原始 PHC 論文架構之差異


面向	原始 PHC 論文	本作品 PHC-lite	取捨理由
神經元輸出	脈衝（spike，0 / 1 二元，ALIF 動態）	連續值（Sigmoid / Tanh 閘控）	脈衝動態需額外狀態機，定點化誤差難控制
網路拓樸	多區域分層連接體（W_struct=W_syn⊙M_topo）	單層全連接（dense）	稀疏連接矩陣增加 BRAM / 索引邏輯用量
突觸機制	Tsodyks-Markram 短期可塑性＋Dale's Law	靜態訓練權重，無 STP / Dale's Law 約束	逐突觸狀態變數超出記憶體頻寬預算
時間步內計算	Multi-Transmission Loop，k=1...M 反覆收斂	單次（single-pass）	M 輪收斂使延遲乘 M 倍，與初賽快速驗證可行性目標衝突
權重更新時機	推論時仍在線更新（R-STDP）	訓練後權重固定，推論不再更新	線上學習引入非確定性，與 HFT 需求衝突
訓練 / 推論求解法	log-domain 平行前綴掃描，O(log T) 深度	逐步驟組合邏輯＋跨時間步序列遞迴	前綴掃描假設批次離線訓練，不適用即時推論
設計目標	生物擬真度與多區域動態	資源受限 FPGA 之 HLS 可行性	——

本作品僅取用原論文之門控、狀態相依增益、神經元 / 突觸式分工此一核心精神。上述取捨皆基於目前資源預算與初賽驗證目標；由於實際 DSP / LUT 用量仍有餘裕，部分機制可於後續階段有限度重新引入。

3.2 硬體實現與資源優化

本作品以手動 Vitis HLS 實作上述模型，運用以下三項方法，將 DSP 用量自最初的 2636%（超出平台容量，無法合成）收斂至最終 21%，LUT 由 2073% 收斂至 46%（csynth 估計值，實際 P&R 後僅 14.20%）：

1. 非線性函數的定點查表化。tanh() 等非線性函數若交給 HLS 工具預設處理，會被合成為雙精度浮點運算核心，單次呼叫即耗用約 2,048 顆 DSP。本作品改用 65 點分段線性定點查表（線性插值）取代所有非線性運算，完全避免浮點硬體核心進入合成結果，是單一影響最大的設計決策。
2. Pipeline 的精確控制。預設的 #pragma HLS PIPELINE II=X 會讓工具自動將部分迴圈展開強制升格為完全展開，造成資源用量爆炸性增長。本作品改採移除頂層 PIPELINE pragma、並對受影響的個別迴圈明確下達 #pragma HLS PIPELINE off 以精準控制。
3. 陣列分割（partition）策略的取捨。移除非必要的輔助 ARRAY_PARTITION pragma，避免工具因過度分割陣列而產生大量平行存取埠位、進而推高 LUT / FF 用量；只保留真正影響關鍵路徑時序的分割設定。



圖二：HLS 資源收斂歷程。經查表化、pipeline 控制與 partition 取捨後，DSP / LUT / FF 皆由超出 Zynq-7020 容量收斂至可合成範圍；各版本 csim 均通過，顯示資源下降並非以犧牲數值正確性為代價。

3.3 定點數的設計

定點數位寬的選擇直接決定資源用量與數值精度的取捨——位寬越寬，精度越高但消耗的 LUT / DSP 越多；本作品依據各運算節點對精度的敏感度，分別給予不同位寬，而非全模型統一規格。


型別	定義（總位寬, 整數位寬）	用途
輸入 / 權重	ap_fixed<24,12>	模型輸入、各線性層權重
累加器	ap_fixed<40,16>	矩陣乘加中間累加，預留位寬避免溢位
LayerNorm 變異數	ap_fixed<48,24>	變異數計算對動態範圍要求最高

累加器與 LayerNorm 變異數採較寬位寬，是為避免內積累加、平方與除法過程產生中間溢位或放大量化誤差；其效果於 4.1 節以 readout 誤差與方向一致性驗證。

3.4 硬體控制邏輯與應用場景

PHC-lite 數學定義上是遞迴的：第 t+1 步需第 t 步算出之 state_next 作為輸入，跨時間步無法管線化，有效啟動間隔（II）等於整體延遲（Latency）。這是本作品目前版本的工程現實，但並非無法突破的天花板：本作品認為這正是值得在決賽階段持續投入優化的方向。

本核心定位為金融時序決策流程中的「訊號生成」模組：對每筆市場特徵輸入產出固定延遲的訊號分數，供下游風控或策略邏輯使用。目前驗證範圍為 IP 層級 csim / cosim / P&R；決賽階段將以 JTAG-based ILA / VIO 搭配 BRAM 測試向量播放器，在 PYNQ-Z2 上完成 standalone silicon-level 驗證。本作品暫不將完整 PS–PL 系統整合列為主要交付項，原因是本計畫欲隔離驗證 PL 端推論核心本身的定點正確性、時序收斂與確定性延遲；若納入 AXI、ARM 端軟體與 PYNQ Python API，量測結果將混入匯流排與軟體開銷。完整 PS–PL 資料路徑將列為後續系統化延伸工作。



圖三：PHC-lite 整體系統架構圖。上排為軟體端流程（歷史行情→PyTorch 訓練→量化前處理→測試向量產生）；中排為驗證鏈，每個方框對應一個工具實際輸出紀錄（csim 0 mismatch、cosim bit-exact、csynth 資源收斂、Vivado P&R 時序達標），由左至右逐層追溯；下方紅框為硬體部署現況，PL（可程式邏輯）內的 PHC-lite HLS IP 已完成驗證（資源用量標示於框內），紅色虛線回授路徑代表 state_next 必須回傳給下一時間步的 state_prev，這是 II=Latency 限制的硬體對應；PS 與 AXI 整合、下游風控邏輯則因不屬本次範圍，以灰色虛線框標示。

四、可行性分析

4.1 功能正確性

如 2.3 所述，hls4ml 嘗試止於 Python 端模型解析階段，未能進入 Vivado 合成；因此以下 4.1–4.5 節以手動 HLS 版本之全鏈路驗證數據，說明本設計之功能與硬體可行性。

誤差量級與方向一致性檢驗如下表所示，其中容忍門檻 1.0 為寬鬆的工程保護值，另對 readout 兩個輸出維度的動態範圍與方向一致性做統計：

channel	min	max	std	max_abs _diff / std (%)	max_abs _diff / range (%)	sign agreement rate

ref_readout_0	-1.270	1.216	0.2786	2.60	0.29	99.9805%
ref_readout_1	-1.349	0.921	0.2764	2.62	0.32	99.9570%

另外，16 筆方向不一致案例中，浮點參考值絕對值皆小於 0.00054，不影響高訊號強度時的方向判斷。誤差來源為(a) ap_fixed<24,12>量化噪訊，(b) 65 點分段線性查表之插值誤差；3.3 節較寬位寬設計即為避免此二項誤差被放大。

4.2 實體可行性（P&R）

目標時脈週期	10.000 ns
實作後達成週期	9.980 ns
WNS（最差負餘裕）	+0.020 ns
TNS（總負餘裕）	0.000 ns（22,941 個端點，0 個失敗）
時序判定	Met

目前設計已在 100 MHz 目標頻率下完成 Vivado 實體 P&R 時序驗證，22,941 個時序端點全數達標（WNS=+0.020 ns，TNS=0.000 ns），證實目前版本已可在實體電路上正確運作。

考量這個餘裕仍偏緊，後續若因訊號品質升級（如日後的模型延伸實驗）而調整邏輯路徑，可能需要更穩健的時序緩衝，我們後續也會將降頻至 90 MHz 作為可能的計畫。

4.3 資源可行性

資源	csynth 估算	P&R 實際用量	可用總量	實際使用率
Slice LUT	24,836	7,555	53,200	14.20%
FF	14,518	8,217	106,400	7.72%
DSP48E1	46	47	220	21.36%
BRAM_18K	6	6	280	2.14%

上述資源用量是輸入 / 權重、累加器、LayerNorm 變異數，以及非線性查表電路四類位寬加總後，由 HLS 工具實際合成出的乘加器、暫存器與查表電路總量，並非單獨由累加器或變異數位寬決定。

post-route 實際用量低於 csynth 估算，主因為 Vivado 邏輯合成階段進行額外合併優化；本文以 P&R 實測數據作為資源可行性依據。目前 LUT、DSP、BRAM 皆距平台上限仍有餘裕，可支撐後續局部 pipeline 化與上板驗證邏輯。此外，我們目前亦完成了 Vivado 功耗估算如下表：

Total On-Chip Power	Dynamic Power	Device Static Power	Junction Temperature	Confidence Level
0.357 W	0.251 W	0.107 W	29.1°C (環境溫度 25° C)	Medium (Vivado 預設活動率)

4.4 延遲與 CPU 基準比較

最終的 FPGA checkpoint 是以 cosine learning-rate schedule 訓練（上限 200 epoch，patience=20 early stopping），從 3 組 random seed 中挑選 val 集表現最穩定者所得（best_epoch=171）。

PyTorch float32 CPU 推論（batch_size=1，暖機 100 次、量測 10,000 次）與 FPGA 固定延遲（序列執行）比較：

指標	FPGA（固定值）	CPU（LibTorchC++, float32）
延遲（平均）	83.16 μs	77.45μs
延遲（中位數）	83.16 μs	57.8 μs
延遲（p99）	**83.16 μs**	**361.1 μs**
延遲（min）	83.16 μs	52.6 μs

CPU 基準為 TorchScript 匯出之 PHC-lite 單步模型，於 LibTorch C++、8 執行緒、no_grad 模式下執行，與 FPGA 使用同一組權重。量測結果顯示，FPGA 平均延遲略慢於 CPU，但 p99 由 361.1 μs 降至固定 83.16 μs，約改善 4.34 倍；CPU 約 15.12% 推論呼叫超過 FPGA 固定延遲。故本作品目前優勢在於確定性與尾端延遲，而非平均速度。此延遲差距尚未宣稱已轉化為 PnL 增益。

目前 83.16 μs 尚未達典型 HFT L1（<10 μs）部署門檻。cycle-level breakdown 顯示，約 95% cycle 來自六個 16×16 全連接層在 PIPELINE off 下的序列執行；因此決賽將以這些線性層 pipeline 化作為主要延遲優化方向。

4.5 訊號品質與定點等效性驗證

名詞定義：

- excess PnL ：扣除手續費後相對於零策略 baseline 的累計損益（單位：模擬貨幣單位，回測期間總和）。
- matched-random 為以相同進場時機分布、隨機決定方向的對照組（n=1000 次重抽），用以排除「任何固定方向策略恰好獲利」的偶然性。
- queue_rule 與 hgb 為兩個對照策略（佇列不平衡規則型策略、HistGradientBoosting 回歸型策略），用於確認 PHC-lite 訊號相對既有方法的增量價值。
- val / new3 / new4 為三個互相獨立、按時間先後切分的樣本外測試集（out-of-sample），val 為驗證集，new3 / new4 為訓練期之後的兩個獨立時間區間。
- H20 markout：每筆委託以下單後第 20 個委託簿事件（L2 event）之後的中價計算假設損益，作為該筆 action 的標籤與評估窗口，並非以「交易筆數」計算之持倉時間。

split	PHC-lite v2 excess PnL	matched-random p 值	queue_rule excess PnL	hgb excess PnL	相對 queue_rule	相對 hgb
val	2,037,925	< 0.001	1,237,145	1,671,675	+64.7%	+22.0%
new3	5,237,410	< 0.001	2,954,770	4,010,580	+77.3%	+30.6%
new4	1,871,685	< 0.001	1,003,910	1,395,420	+86.5%	+34.1%

三個樣本外區間均優於 queue_rule 與 hgb baseline，且 matched-random 檢定皆達 $p < 0.001$，顯示模型訊號具樣本外預測價值。另在 PHC-lite v1 上，Q24.12 定點化前後動作一致

率約 99.8%，未觀察到 material degradation。此處 PnL 用於驗證訊號品質，並非完整實盤交易系統損益。

五、系統實現之預期成果

本作品決賽階段，將聚焦於 IP 層級之延遲優化與 silicon-level 上板驗證。以下說明兩點我們主要的優化方向與預期成果：

1. 合成策略優化：

針對六個 16×16 全連接層（佔總 cycle 數約 95%）進行管線分段重新設計與 retiming，運用現有資源餘裕（DSP 僅用 21%）換取單步延遲下降，目標縮小與 CPU 平均及中位延遲之差距。將以優化後 cycle 數、μs 延遲、資源用量與 P&R timing 作為主要評估指標。

2. **Standalone 核心上板驗證**：

決賽階段將以 JTAG-based ILA / VIO 搭配 BRAM 自檢測試向量播放器，在 PYNQ-Z2 上對 PHC-lite IP 進行 standalone silicon-level 驗證。測試向量將直接於 PL 端餵入並擷取輸出，不經 PS 之 AXI 資料路徑，以隔離量測推論核心本身之功能正確性、時序收斂與確定性延遲，避免 AXI、ARM 端軟體與 PYNQ Python API 對結果造成干擾。

此結果應解讀為「推論核心本身之上板驗證」，而非完整主機或即時行情驅動系統驗證。受 BRAM 容量限制，實測可能採既有 25,600 步測試集之子集，並標示實測筆數與覆蓋率；加入驗證邏輯後將重新 P&R，確認額外測試電路未破壞原核心時序。

綜合以上，決賽階段之預期成果與成功判準如下：

項目	初賽現況	決賽目標	成功判準
延遲	FPGA 固定延遲 83.16 μs	針對主要線性層 pipeline 化以降低單步延遲	回報優化後 cycle 數與延遲，且 P&R timing met
資源	LUT=14.20%、DSP48E1= 21.36%、BRAM_18K 2.14%	延遲優化後仍維持於 Zynq-7020 預算內	LUT / DSP / BRAM 不超出平台限制
時序	100 MHz 下 WNS = +0.020 ns	加入優化或測試邏輯後重新 P&R	WNS ≥ 0，TNS = 0
上板驗證	目前完成 IP 層級 csim / cosim / P&R	PYNQ-Z2 standalone silicon-level 驗證	測試向量輸出與 reference 一致
定點等效性	sign agreement rate > 99.95%	補部署定點模型完整序列回測	無明顯訊號品質劣化

六、結論

本作品建立從金融特徵、遞迴模型、定點化到 FPGA HLS 推論核心的 Feature-to-FPGA 驗證流程，並以 PHC-lite 作為第一版載體完成 csim / cosim / P&R 全鏈路驗證。在 hls4ml 無法處

理本架構的情況下，手動 HLS 搭配定點查表化、pipeline 控制與 partition 取捨，使設計能在 Zynq-7020 上達成 timing met 與低資源用量。相較 CPU，本作品目前優勢在於固定延遲與尾端延遲穩定性；決賽將聚焦於線性層 pipeline 化與 standalone 上板驗證，進一步確認推論核心於真實 FPGA 晶片上的可行性。

七、參考文獻

1. Duarte, J. *et al.*, "Fast inference of deep neural networks in FPGAs for particle physics," *JINST*, vol. 13, P07027, 2018.（hls4ml 原始文獻；arXiv:1804.06913）
2. Aarrestad, T. *et al.*, "Ultra-low latency recurrent neural network inference on FPGAs for physics applications with hls4ml," arXiv:2207.00559, 2022.
3. Chiang, P.-H., "Parallelized Hierarchical Connectome: A Spatiotemporal Recurrent Framework for Spiking State-Space Models," arXiv:2604.01295, 2026.（ PHC-lite 之核心架構靈感來源）
4. "Low latency book handling in FPGA for high frequency trading," *IEEE Conference Publication*, 2014.（IEEE Xplore Document 6868785）
5. "FPGA for High-Frequency Trading: Reducing Latency in Financial Systems," IEEE, 2024.（IEEE Xplore Document 10841781）
6. Leber, C., Geib, B., Litz, H., "High Frequency Trading Acceleration Using FPGAs," in Proc. 21st International Conference on Field Programmable Logic and Applications (FPL), Chania, Crete, Greece, 2011, pp. 317–322.
7. AMD / Xilinx, PYNQ-Z2 Reference Manual, v1.1.
8. AMD, *Vitis HLS User Guide* (UG1399)，官方工具文獻。
9. Khandelwal, S., Petri-Koenig, J., Preußer, T. B., Blott, M., Shreejith, S., "FINN-GL: Generalized Mixed-Precision Extensions for FPGA-Accelerated LSTMs," in *2025 35th International Conference on Field-Programmable Logic and Applications (FPL)*, 2025. arXiv:2506.20810.